打印

[FPGA] 各位大神,请教一个FIFO的问题,实在是解决不了了

[复制链接]
115|2
跳转到指定楼层
楼主
本人使用的是XILINX的FPGA,然后用VIVADO,我在例化FIFO的时候通过仿真发现了一个问题,就是当RST之后,而且在能够进行读写操作的时候,当我使能ER_EN为什么要过几个RD时钟才能够使empty这个flag置0?不应该是当我写入数据之后就拉低了吗?如图中所示的波形,rst之后,1处prog_full变低了之后FIFO进入可操作的状态,这时FIFO应该是空的,我将wr_en拉高,将数据写入FIFO,之后FIFO就不为空了,可是为什么过了几个rd_clk才拉低empty?

使用特权

评论回复
沙发
 楼主 | 2019-11-28 00:38 | 只看该作者
应该是使能写时钟wr_en

使用特权

评论回复
板凳
| 2019-11-28 22:52 | 只看该作者
这个你看看IP的手册   时序应该就是这样的   

使用特权

评论回复
扫描二维码,随时随地手机跟帖
*滑动验证:
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我要发帖 投诉建议 创建版块 申请版主

快速回复

您需要登录后才可以回帖
登录 | 注册
高级模式

论坛热帖

关闭

热门推荐上一条 /5 下一条

在线客服 快速回复 返回顶部 返回列表
快3注册邀请码tt 大理市| 十堰市| 永州市| 扎赉特旗| 讷河市| 会理县| 丰原市| 莆田市| 涡阳县| 云梦县| 读书| 久治县| 山西省| 观塘区| 乌什县| 青川县| 安仁县| 长葛市| 星子县| 旺苍县| 泽州县| 湖州市| 尼勒克县| 遂溪县| 四会市| 工布江达县| 阳江市| 金堂县| 漠河县| 竹山县| 丰顺县| 德格县| 湟中县| 太仆寺旗| 沧州市| 阿拉善盟| 河西区| 南投市| 沁阳市| 苏尼特左旗| 安岳县|